



(6)

昭和47年/月

特許庁長官 1. 発明の名称

明

住 所

神奈川県川崎市中原区上小田中1015番地 **高**士通株式会社内

氐

江

3. 特許出願人

神奈川県川崎市中原区上小田中1015番地

(522) 富士通株式会社 氐

化安者 蘿 芳

4. 代 理 ٨

Ð

〒171 東京都豊島区南長崎2丁目5番2号

Œ (7139) 弁理士 玉 蟲 久 五 郎 (外2名)

5. 添付書類の目録

(1)明

(2) ľΧ 委 (3)

(4)lýří 副



47. 6. 2

47 054513

2. 整許 請求の 飯園

正負の二値の入力レベルを有する差動増幅回路 の試験法。

3.発明の詳細な説明

本発明は、養職増展回路の試験法、毎にヌル うにした差別増援国際の試験後に関するものである (19) 日本国特許庁

公開特許公報

①特開昭 49 11541

昭49.(1974)2.1 43公開日

47-545/3 21)特願昭

22出願日 昭47(1972) 6. /

未請求 審査請求

(全4頁)

庁内整理番号

(52)日本分類

6416 53 6416 53

985)A0 985)A21

役に増幅何略の入力オフセットを制定するに 増幅器を介して被測定増幅固路の入力値に 器の入力の電位を写とし、この状態における演 器の出力電圧を測定し上記入力オフセット するようにしている。この 獨定方式はメル ンプ方式と呼ばれている。

このヌル・アンプ方式を正負2つの入力レベル る差動増幅闘略の入力オフセットの測定に するとき、正入力レベルにおけるオフセット 定時と、負入力レベルにおけるオフセット測定

本発明は、この点を解決しようとするものであ

第1 図は高利得検出増編器の必要とする入出力 特性を示し、第2 図は公知のメル・アンプ方式の 原理図、第3 図は本発明による差動増幅回路の試 験法による一実施例を示している。

第1図において横軸は入力レベルドは、縦軸は出力電圧 Fout を表わし、A点およびB点は入力オフセット制定のため規格により定められた制定点、Foro は該制定点からの被制定差動増幅器の入力オ

Tもので、AMPは被制定増編器、OPB、AMPはメル・アンプ方式のために用いられる演算増編器、RLは帰遺抵抗、RSは入力抵抗、Vorroは測定されるべき入力オフセット、Vortは演算増編器の出力電圧を失々表わしている。

通常の演算増幅器の原理が示す如く、演算増幅器。OPE・AMPの利得が十分高いとすると、安定状態においてはX点の電位は実質的に零電位となり、被測定増幅器 AMPの入力増子において、ほぼ

$$V_{effo} - \frac{RS}{RS + RL} V'_{out} = 0$$

の条件を満足することになる。このことより出力 電圧 V'out を計削することにより、被制定増幅器 AMP に存在する入力オフセット Vorra は、抵抗 RL を抵抗 RS にくらべて十分大とすると

$$V_{orro} = \frac{RS}{RS + RL} V' \text{ out } \neq \frac{RS}{RL} V' \text{ out}$$
 ①

により直接御定することができる。

この ヌル・アンプ方式を用いて第1回に示す点 Aからの入力オフセットドの1994 を興定する場合を 特別 四49-11541 (2)

フセットを表わし、 *Vorres* は正入力レベルにおける入力オフセット、 *Vorres* は負入力レベルにおける入力オフセットを示している。

即ち、図中点線で示した特性曲線の如く、被測定差動増幅器は、理想状態(即ち入力オフセットがない)にあるときには、正入力レベルドはとして+10mドを与えたとき出力電圧ドのはは点点の如くの例えば 2・4 ドを示し、負入力レベルドにとして ク例えば 2・4 ドを示し、負入力レベルドにとして 2・4 ドを示すように規定されている。これに対し実際の被測定特性は図中実線で示した特性協の如く、入力オフセットドの1994 またはドの1998 をもつている。従来差離増幅器の試験においては、該入力オフセットドの1994 またはドの1998 がオフセット 現の上級下限の間に入つているかどうかを試入力オフセット アの1994 またはドの1998 がオフセット 現の上級下限の間に入つているかどうかを試入るだけで、入力オフセットそのものを測定するものでなく、技術データの収集のために困難を感じていた。

このための対策のためにヌル・アンプ方式が考 、度された。 第.2 図はヌル・アンプ方式の原理を示

考えると、第 2 図中点線で囲んだ如く、被測定増 報器 AMP の入力端子に + 10mP を供給し、被測定増 報器 AMP の出力は飲入力 + 10mP に応じて定められ る値をとるため、点 X に - 2・4P を供給して、点 X の電位を零電位に移て必要がある。

第3図は本発明による差動増幅回路の試験法の一実施例を示し、図中、 DIPP・AMP は被測定差動増幅回路、 OPB・AMP は演算増幅器、 IV・AMP は本 発明においてもうけられたインパータ、 SFF-1 および SFF-2 は切換スイッチ、 RL は帰畳抵抗、 RS は入力抵抗を示している。

切換スイッチ SEF-1 および SEF-2 が図示の状態にあるとき。 第1図に示す点 4 からの入力オフセット Formed を観定する状態を表わしている。 即ち入力 レベル Fin が +10 mF にあるときの入力オフセットを測定する状態を表わしている。

この場合、演算増報器 OPE・AMP の出力強子が 直接希選抵抗 RL に接続されており、被測定差動増 概図路 DIPE・AMP の出力に現われる出力電圧を 元2、4P だけシスト することにより、測定条件を無

(4)

(5) G

特別 昭49-11541 (3)

1 図に示す点 4 に固定させている。

この場合の入力オフセットの測定は第2図に関連して説明したものと全く同一であり、入力オフセット V 07704 は

$$V_{orrs} = \frac{RS}{RL} V_{out}$$
 (2)

より測定される。

次に入力レベルが負極性にあるときの入力オフセット Portes の 例定について説明する。この場合被別定慈動増額回路 DIPP・AMP の入力側には -10mVの入力レベル Pis が与えられ、これに応じて帰還抵抗 RLより 供給される帰還電圧の極性を反転させる必要がある。

このため、本発明においては、インパータ IV・AMP を用いて演算増振器 OPE・AMP の出力電圧極性を反転させ、インパータ IV・AMP の出力を被測定差動増振回路の入力 側に帰還させるようにしている。即ち切換スイッチ SF-1 および SF-2 を図示状態より 切換える。このようにすることにより複測定差動増振回路 DIPF・AMP の入力レベルの振

側(出力電圧Feet 側)におくことが可能となり、 被測定増無回路の入力回路に変更を加えずに済む 利点をもつている。また切換スイッチ SFF-2 は抵 抗を介して接地側にもうけられているため何んら の障害とならない。

なお、本発明の試験法は特にリュヤ IC における IC テスターに利用することができ、発振その他の 悪影響を与えないため 新定時間を短縮でき、検査 のコストダウンをはかることができる。また 高利得で高周波等性のすぐれた増低器の試験に一般に 用いることもできる。

4 間面の簡単な説明

第1個は高利得技術が振動の必要とする入出力特性を示し、第2個は全知のスル・アンプ方式の原理機、第3個は本境明による差別増展回路の試験体による一実施例を示している。図中、DIFF・AMPは被測定差別増展回路、OPE・AMPは改算増展器、IF・AMPはインパータ、RLは発達抵抗、RS は入力抵抗、SF-1 および SF-1 は正入力レベルに対けで入力オフセットForma 制度と負入力レ

性の切換えと共に角産電圧の極性の切換えが行な われ。この場合における入力オフセット即ら第 i 図点 B における入力オフセット V 0 0 0 0 1 は

$$V_{office} = \frac{RS}{RL} \quad V_{out}$$
 (3)

によつて測定可能となる。

従来入力レベルVin として負極性にある場合における入力オフセットVorrel の測定のためには、 帰還電圧の極性を反転させるため被測定差動増幅 回路 DIPF・AMP の入力回路において切換スイッチなどにより接続変換を行なうことになる。

このような場合、通常被測定差動増幅回路 DIPP・ AMP の利得が非常に高いため、不必要な発提現象 を生じ、また接続変更による入力回路のリード線 長の変化によつて正入力レベルの場合と負入力レ ベルの場合とで差異を生ずるなど、測定値精度が 劣化していた。

以上説明した如く。本発明はインパータを入力 レベルの態性の変更に伴なって挿刷するようにし たため、切換スイッチ SW-1 は帰還抵抗 RL の出力


(8)


特許出願人 富士通株式会社


代理人弁理士 玉 巖 久 五 剣 外 2 タ

(2)

特開四49-11541 (4)








住 所 東京都豊島区南長崎2丁目5番2号

名 (7283) 弁理士 柏 谷 昭

(7484) 弁理士 森 田





a

